PATENT ABSTRACTS OF JAPAN

(11)Publication number: 62-006493

(43)Date of publication of application: 13.01.1987

(51)Int.Cl. G11C 17/00

(21)Application number: 60-143017 (71)Applicant: RICOH CO LTD


(22)Date of filing: 29.06.1985 (72)Inventor: KAMINO SATOSHI

(54) WRITABLE/READABLE SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To improve the integrated degree of a memory device by selecting one writing voltage level from plural kinds of writing voltage levels corresponding to plural kinds of information and applying the selected voltage to a memory transistor (TR).

CONSTITUTION: One voltage level is selected from a control gate voltage selecting circuit 4 on the basis of an output signal from a decoder 6 and applied to the memory TR as its control gate voltage. The circuit is constituted so that one writing voltage level is selected from plural kinds of writing voltage levels corresponding to the plural kinds of information by the circuit 4 and the decoder 6 and is applied to the memory (TR) 2. The stored information can be read out by a reading circuit similar to that to be used when information consisting of



similar to that to be used when information consisting of plural bits is stored in one memory TR of a mask ROM.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

30特許出願公開

@ 公 開 特 許 公 報 (A)

昭62-6493

fint Cl.

識別記号

广内整理番号

❸公開 昭和62年(1987)1月13日

G 11 C 17/09

101

6549-5B

審査請求 未請求 発明の数 1 (全4頁)

の発明の名称

書込みと消去が可能な半導体メモリ装置

爾 昭60-143017 **②符**

聪

頤 昭60(1985)6月29日 包田

砂発 明 者 埜 ①出 胸 人 株式会社リコー 東京都大田区中馬込1丁目3番6号 株式会社リコー内

東京都大田区中馬込1丁目3番6号

20代 理 人 弁理士 野口 繁雄

1. 詹明の名跡

舎込みと謂此が可能な単謀称メモリ数則

2、得許請求の範囲

(1) 非込みと消去が可能なメモリトランジスタ を個えた単語体メモリ装数において、

曹込み御路には截弦の情報に対応して複数談類 の啓込み想法レベルからし個の非込み巡路レベル を選択してメモリトランジスタに印油する回路を . À 11:

韓出し政路にはメモリトランジスタからの出力 表複数の基準レベルと比較する比較網路及びその 比較回路の出力を益にしてメモリトランジスタの 記律情報を特定する国路を遊えることにより、! メモリトランジスタに複数ピット分の質裂を記憶 させることを経典とする書込みと消去が可能など 海体メモリ袋奴。

(2) 前記基準レベルは情報記憶用のメモリトラ

ンジスタと飼養のメモリトランジスタに関収記録 と飼時に記憶されたものである特許請求の質問簿 L項に記載の否込みと消法が可能な事態体メモリ

3. 尭明の詳細な説明

本苑明はEPROMやSEPROMをメモリト ランジスタとする書込みと消去が可能な半導体人 モリ我屋に随するものである。

(從來技術)

EPROMやEEPROMをメモリトランジス タとする場合。道路は1個のメモリトランジスタ に対して!ビットの情報を記憶させている。その ため、大客並の半導体メモリ装置を形成しようと するとメモリテップが大きくなる問題がある。

一方、マスクRORの分野においては、イオン 送入法によりメモリトランジスタのしさい題を規 数レベルに割削な、1額のメモリトランジスタに

特開昭62-6493 (2)

数数ピットのの情報を制備させるようにしたものが知られている。しかし、ピアROMや尼尼PROMの遊込みのメカニズムはマスクROMの場合とは全く異なり、ピアROMやピピアROMのしさい餌を複数レベルに創御することは行なわれていない。

(百百万)

本売明はEPROMやCEPROMをメモリトランジスタとするメモリ数匹において、 1 儲のメモリトランジスタに報数ピット分の信服を記憶させることによりメモリ数数の多数皮を向上させることを目的とするものである。

く構成)

本発明の楽趣体メモリ装置は、 遊込みと効素が 可能なメモリトランジスタを鍛え、 その選込み 翻 緒には複数の情報に対応して複数種類の選込み電 低レベルから「個の選込み電圧レベルを選択して メモリトランジスタに印加する回路を鍛え、その

EPROMやREPROMの事込み後のしまい 値 Vcb は、许込み意思であるコントロールゲー ト電低 Vcg によって第し例に示されるように変 化する、すなわち、コントロールゲート銀匠Vcg を高電圧にするほど登込み後のしまい値 Vcb も 耳穏圧レベルになる。

第2回は一次庭例における費込み網路部分を示すものである。

2はメモリトランジスタであり、マトリックス 状に配列されており、雷温み時及び設出し時には X、Yデコーダ(陸示略)により遺訳されるよう になっている。4は4種類の窓屋レベル Vcg:、 Vcg:、Vcg:、Vcc+のうちの一を選択するコントロールゲート他圧建設的路、6は2ピットの 情報ロ i、Dcが入力されるデコーダであり、デコーダ6の出力によりコントロールゲートで 正直収回路4からし録の電圧レベルが選択されて よもりトランジスタ2のコントロールゲート電圧 として印刷される。コントロールゲートなほび の路4とデコーダ6により複数の情報に対応して 設出し同路にはメモリトランジスタからの化力を 複数の基準レベルと比較する比較回路及びその比 較到路の出力を基にしてメモリトランジスタの記 ほけ根を判定する関係を多えることにより、しメ モリトランジスタに複数ビット分の質額を記憶さ せるようにしたものである。

をPROMとしては例えばFAMのS型のもの を使用することができ、BEPROMとしては例 えばPAMOS型やMNOS型のものを使用する ことができる。

EPROMやESPROMの書込み特性は書込み時の得込み電圧(コントロールゲート電圧やドレイン電圧)に依存する。そこで、書込み電圧を選化させ、しメモリトランジスタに複数ピット分の情報を認慎させることができる。

以下、実施例について具体的に説明する。 一例として「個のメモリトランジスタに2ビット分の情報を養き込む場合について説明する。

複数程数の書込み電圧レベルから「盤の普込み電 年レベルを選択してメモリトランジスタに印加す る国路を提収する。

2 ビットのデジタル情報ロト、Dοに対して、 例えば下数のようにコントロールゲートは止が退 択されるものとする。

物料		コントロールゲート地丘
. 0 :	DΩ	
0	0	Veri
٥	1	Y cg o
1	U	V ca :3
1	,	V 28 4

特別昭62-6493 (3)

値Vtb, , Vtbs , Vtbs , Vtbs に対し、それ それの中国値Vrs 、 Vrc 、 Vro を場印しるい **殖電圧として放定し、比較することによりメモリ** トランジスタの記憶しさい値を読み分けることが できる(第3回参照)。

E.FROMやEEPROMの場合、マスクRO 好と異なり、優かではあるが誰込み組役の保持特 性として書込みレベルの経時裏化がある。そこで、 輸出し回路として第4階の回路を使用する。

第4 既において、8-1、8-2、8-3は話 申しさい値電圧Vri, Vro. Vroを記憶する 盗律トランジスタであり、メモリトランジスタ 2 と問種のEPROMやBEPROMを使用する。 遊択されたメモリトランジスタ2と指導トランジ スタ8-1,8-2,8-3には共通の統治し電 圧が印象される。

10-1,10-2,10-3は比較回路であ り、比較回路しの一1はメモリトランジスタ2の 出力電流と基準トランジスタ8~しの出力程能と を入力し、均数回路10~2はメモリトランジス

本災適例によれば、メモリトランジスタ 2 ヒモ もに経験収化を超こす込泥トラングスを8~1。 8-2、8-3に訪申しきい値維圧Vピ゚、Vメニ゚、 Vrs を記憶させているので、放出し時の経時度 此分を吸収することができ、安定な彼出した行な うことができる。

実施例では否込み網路でデコーダのを使用して いるが、デコーダに代えてマルチプレクサを使用 ずることもできる。

(果胶)

本意明によれば、1個のEPROMやEFPR OMのメモリトランジスタに複数ピット分の恍惚 を認識させることができるので、メモリ袋質の街 皮が向上し、同一サイズのチップのメモリ存録を 増大させることができる。

4. 図頭の館単な説明

那1 週はEFROMやFEPROMの男込みコ

タ2の出力根拠と延續トランジスタ8ー2の私力 電流とを入力し、此畝回路10-3はメモリトラ ンジスタスの出力電流と指導トランジスタ8~3 の出力権設とも入力し、それぞれ遺伝に表路して 比較する。

1 2 は比較回路 1 0 - 1 , 1 0 - 2 , 1 0 - 3 の思力質号を入力し、 2 ピットのデジタルば延 Dı, Dı & 出力するエンコーダである。エンコー ダミ2はメモリトランジスタの記憶情報を判定す る回訪に対応している。

醤燉トランジスタ8-1、8~2、8~3に装 思しさい価値圧Vei, Vcc, Vro を記憶する には、彼丘Vri, Vro, Vro をウエハプロセ ス中に、文は煎路により予め固定しておき、基準 トランジスタ8-1、8-2、8-3のしきい低 がそれぞれそれらの程圧 Vri , Vrc , Vra と 嬉レベルになるまで書き込む。 装取しきい 位電圧 の容込みはメモリトランジスタ2に情報を考さ込 むときに頭腔に行なう。

ントロールゲート健康と表込み負のし合い値との 関係を示す選、第2週は一定維例における必込み 回路部を示すプロック側、第3回は許込み後のし さい値と基準しまい娘単圧との関係を示す風、第 4回は一実施例における統出も回路部を示すブロッ ク囱である。

2……メモリトランジスメ. 4……コントロールゲート地位遊択回路、 6 ……デコーダ、 8-1,8-2,8-3……払牌トランジスタ、 10-1,10-2.10-3---比較経時、 12……エンコーダ。

代度人 非理士 野口類雄

特別昭62-6493 (4)

